

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2002-329811

(43)Date of publication of application : 15.11.2002

(51)Int.Cl. H01L 23/12  
H01L 21/56  
H01L 21/60

(21)Application number : 2001-130215

(71)Applicant : FUJITSU LTD

(22)Date of filing : 26.04.2001

(72)Inventor : INOUE KOJI  
ORIMO MASAICHI  
OKADA AKIRA  
FUKUNAGA HIDEICHIRO


## (54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

### (57)Abstract:

PROBLEM TO BE SOLVED: To inhibit the generation of resin burrs while preventing the damage to a semiconductor element regarding a surface mounting semiconductor device and to provide its manufacturing method.

SOLUTION: The semiconductor device has a semiconductor element 22 with electrode pads 30, interposers 23 by which the semiconductor element 22 is joined through post materials 25 and to which solder balls 27 are disposed, Au wires 26A electrically connecting the electrode pads 30 and the interposers 23, and a sealing resin 24 sealing the places of the connection of at least the semiconductor element 22 and the Au wires 26A. The semiconductor device is formed in constitution in which an outward exposed rear coating member 29 is formed on the rear 22a of the semiconductor element 22.

本発明の一実施例である半導体装置の断面図



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号  
特開2002-329811  
(P2002-329811A)

(43) 公開日 平成14年11月15日 (2002. 11. 15)

(51) Int.Cl. <sup>7</sup>	識別記号	F I	テマコード* (参考)
H 0 1 L 23/12	5 0 1	H 0 1 L 23/12	5 0 1 W 5 F 0 4 4
21/56		21/56	R 5 F 0 6 1
21/60	3 1 1	21/60	3 1 1 Q

審査請求 未請求 請求項の数10 O L (全 10 頁)

(21) 出願番号 特願2001-130215(P2001-130215)

(22) 出願日 平成13年4月26日 (2001. 4. 26)

(71) 出願人 000005223  
富士通株式会社  
神奈川県川崎市中原区上小田中4丁目1番  
1号  
(72) 発明者 井上 広司  
神奈川県川崎市中原区上小田中4丁目1番  
1号 富士通株式会社内  
(72) 発明者 織茂 政一  
神奈川県川崎市中原区上小田中4丁目1番  
1号 富士通株式会社内  
(74) 代理人 100070150  
弁理士 伊東 忠彦

最終頁に続く


(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

【課題】 本発明は表面実装型の半導体装置及びその製造方法に関し、樹脂バリの発生を抑制すると共に半導体素子の損傷を防止することを課題とする。

【解決手段】 電極パッド30を有する半導体素子22と、この半導体素子22がポスト材25を介して接合されると共に半田ボール27が配設されたインターポーザ23と、電極パッド30とインターポーザ23とを電気的に接続するAuワイヤ26Aと、少なくとも半導体素子22とAuワイヤ26Aとの接続位置を封止する封止樹脂24とを具備する半導体装置において、半導体素子22の背面22aに外部に向け露出する背面コート部材29を設けた構成とする。

本発明の一実施例である半導体装置の断面図



## 【特許請求の範囲】

【請求項 1】複数の電極パッドを有する半導体素子と、  
該半導体素子がポスト材を介して接合されると共に外部  
接続端子が配設されたインターポーザと、  
前記電極パッドと前記インターポーザとを電気的に接続  
する接続部材と、

少なくとも前記半導体素子と接続部材との接続位置を封  
止する封止樹脂とを具備する半導体装置において、  
前記半導体素子の背面に、外部に向け露出する背面コー  
ティング部材を設けたことを特徴とする半導体装置。

【請求項 2】 請求項 1 記載の半導体装置において、  
前記背面コーティング部材の厚さを  $10\mu\text{m}$  以上  $30\mu\text{m}$   
以下に設定したことを特徴とする半導体装置。

【請求項 3】 請求項 1 または 2 記載の半導体装置にお  
いて、  
前記背面コーティング部材は弾性を有する材質とされて  
いることを特徴とする半導体装置。

【請求項 4】 請求項 1 乃至 3 のいずれか 1 項に記載の  
半導体装置において、  
前記背面コーティング部材上に捺印がされていることを  
特徴とする半導体装置。

【請求項 5】 請求項 1 乃至 4 のいずれか 1 項に記載の  
半導体装置において、  
前記背面コーティング部材の外周部が、前記封止樹脂に  
より保持されていることを特徴とする半導体装置。

【請求項 6】 半導体素子の背面に弾性を有する背面コー  
ット部材を形成する工程と、  
該背面コート部材が形成された半導体素子を個々の半導  
体素子にダイシングする工程と、  
該半導体素子とインターポーザを接着部材として機能す  
るポスト材により接合すると共に、前記半導体素子と前  
記インターポーザとを電気的に接続する工程と、  
少なくとも前記半導体素子と接続部材との接続位置を封  
止するよう、かつ前記背面コート部材を外部に向け露出  
するよう封止樹脂を形成する工程と、を有することを特  
徴とする半導体装置の製造方法。

【請求項 7】 請求項 6 記載の半導体装置の製造方法に  
おいて、  
前記背面コート部材を前記半導体素子の背面にスピンコー  
ット法を用いて形成したことを特徴とする半導体装置の  
製造方法。

【請求項 8】 請求項 6 記載の半導体装置の製造方法に  
おいて、  
前記背面コート部材を前記半導体素子の背面に印刷法を  
用いて形成したことを特徴とする半導体装置の製造方  
法。

【請求項 9】 請求項 6 記載の半導体装置の製造方法に  
おいて、  
前記背面コート部材としてシート状のコート部材を用  
い、該シート状の背面コート部材を前記半導体素子の背

面に貼着したことを特徴とする半導体装置の製造方法。

【請求項 10】 請求項 6 乃至 9 のいずれか 1 項に記載  
の半導体装置の製造方法において、  
前記封止樹脂の形成後、前記背面コート部材に捺印処理  
を行なうことを特徴とする半導体装置の製造方法。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は半導体装置及びその  
製造方法に係り、特に表面実装型の半導体装置及びその  
製造方法に関する。

【0002】一般に、表面実装型の半導体装置として、  
BGA (Ball Grid Array) 或いは CSP (Chip Size Pack  
age) タイプの半導体装置が知られている。これらの各  
タイプの半導体装置は、外部接続端子としてボール状の  
突起電極（ bumps ）を用いており、この突起電極を実装  
基板に接合させることにより実装基板等に実装される。

【0003】また近年では、半導体装置の更なる小型化  
を図るため、また放熱特性の向上を図るために、半導体  
素子の背面を封止樹脂（樹脂パッケージ）から露出した  
タイプの半導体装置も提供されている。

## 【0004】

【従来の技術】図 1 及び図 2 は、従来の一例である半導  
体装置 1 を示している。図 1 は半導体装置 1 の断面図で  
あり、図 2 は半導体装置 1 の平面図である。半導体装置  
1 は、大略すると半導体素子 2、インターポーザ 3、及  
び封止樹脂 4 等により構成されている。

【0005】半導体素子 2 は、フェイスダウンでインター  
ポーザ 3 に搭載された構成とされている。具体的  
には、半導体素子 2 は、接着剤としても機能するポスト材  
5 を用いてインターポーザ 3 に搭載される。ポスト材 5  
は、所定の高さを有しており、よって半導体素子 2 とイン  
ターポーザ 3 との間には、ポスト材 5 の高さ分の空間  
が形成される。

【0006】また、半導体素子 2 とインターポーザ 3  
は、Auワイヤ 6 により電気的に接続されている。ま  
た、インターポーザ 3 には外部接続端子となる半田ボ  
ール 7 が設けられており、よって半導体素子 2 は Auワイ  
ヤ 6 及びインターポーザ 3 を介して半田ボール 7 と接続  
される。

【0007】封止樹脂 4 は、Auワイヤ 6 が半導体素子  
2 とインターポーザ 3 を接続する領域、及び半導体素子  
2 の背面 2a を除く各面を封止するよう配設されてい  
る。このように、半導体素子 2 の背面 2a を封止樹脂 4  
から露出させることにより、半導体装置 1 の小型化を図  
ることができると共に、半導体素子 2 で発生する熱を効  
率良く放熱させることができる。

## 【0008】

【発明が解決しようとする課題】図 3 は、図 1 及び図 2  
に示した半導体装置 1 の製造方法を説明するための図で  
ある。特に同図では、封止樹脂 4 を形成する封止工程を

示している。この封止工程では、インターポーザ3に搭載されると共にAuワイヤ6が配設された半導体素子2を金型10（上金型10Aと下金型10Bとにより構成される）内に装着する。続いて、封止樹脂4を金型10のキャビティ11内に装填し、これにより封止樹脂4をトランスファーモールドにより一括形成する。この際、半導体装置1は半導体素子2の背面2aを露出した構成であるため、背面2aは上金型10Aのキャビティ11に直接当接した状態でトランスファーモールドが行なわれる。

【0009】しかしながら、従来構成の半導体装置1及びその製造方法では、トランスファーモールドで封止樹脂4を形成する際、本来的には全面が露出される筈の背面2aに、薄い樹脂バリ9が発生してしまうという問題点があった。

【0010】これは、トランスファーモールド時の封止樹脂4の注入圧力が非常に高いこと、また半導体素子2が非弾性体（シリコン）であるために、図3に示すように半導体素子2の装着時に金型10のキャビティ11と半導体素子2の背面2aとの間に微小な間隙12が発生

する可能性があることによる。  
【0011】図3に示すようにキャビティ11と背面2aとの間に間隙12が存在すると、高い圧力で注入される封止樹脂4はこの間隙12内に侵入し、結果として図2に示されるように背面2aの外周近傍に樹脂バリ9が形成されてしまう。このように樹脂バリ9が形成された場合、通常半導体装置1の背面（図1及び図2の例では、半導体素子2の背面2a）に形成される捺印8（半導体装置1の所定情報を記録する）の形成エリアが狭くなってしまう。

【0012】また、従来のように封止樹脂4の形成時に、比較的硬い半導体素子2の背面2aが金型10に直接当接する構成では、金型10のキャビティ11の表面加工（例えば、離型剤等）が剥がれ易いという問題点もあった。

【0013】更に、半導体素子2の背面2aが封止樹脂4から露出した構成では、半導体装置1の製造時、試験時、梱包時、或いは顧客での実装時等において、ハンドリングマシン等が背面2aに接触すると、この接触による機械的ストレスにより半導体装置1が損傷するおそれ

があるという問題点もあった。  
【0014】本発明は上記の点に鑑みてなされたものであり、樹脂バリの発生を抑制すると共に半導体素子の損傷を防止する半導体装置及びその製造方法を提供することを目的とする。

【0015】

【課題を解決するための手段】上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。

【0016】請求項1記載の発明は、複数の電極パッド

を有する半導体素子と、該半導体素子がポスト材を介して接合されると共に外部接続端子が配設されたインターポーザと、前記電極パッドと前記インターポーザとを電気的に接続する接続部材と、少なくとも前記半導体素子と接続部材との接続位置を封止する封止樹脂とを具備する半導体装置において、前記半導体素子の背面に、外部に向け露出する背面コーティング部材を設けたことを特徴とするものである。

【0017】また、請求項2記載の発明は、請求項1記載の半導体装置において、前記背面コーティング部材の厚さを10 $\mu$ m以上30 $\mu$ m以下に設定したことを特徴とするものである。

【0018】また、請求項3記載の発明は、請求項1または2記載の半導体装置において、前記背面コーティング部材は弾性を有する材質とされていることを特徴とするものである。

【0019】また、請求項4記載の発明は、請求項1乃至3のいずれか1項に記載の半導体装置において、前記背面コーティング部材上に捺印がされていることを特徴とするものである。

【0020】また、請求項5記載の発明は、請求項1乃至4のいずれか1項に記載の半導体装置において、前記背面コーティング部材の外周部が、前記封止樹脂により保持されていることを特徴とするものである。

【0021】また、請求項6記載の発明に係る半導体装置の製造方法は、半導体素子の背面に弾性を有する背面コート部材を形成する工程と、該背面コート部材が形成された半導体素子を個々の半導体素子にダイシングする工程と、該半導体素子とインターポーザを接着部材として機能するポスト材により接合すると共に、前記半導体素子と前記インターポーザとを電気的に接続する工程と、少なくとも前記半導体素子と接続部材との接続位置を封止するよう、かつ前記背面コート部材を外部に向け露出するよう封止樹脂を形成する工程とを有することを特徴とするものである。

【0022】また、請求項7記載の発明は、請求項6記載の半導体装置の製造方法において、前記背面コート部材を前記半導体素子の背面にスピンコート法を用いて形成したことを特徴とするものである。

【0023】また、請求項8記載の発明は、請求項6記載の半導体装置の製造方法において、前記背面コート部材を前記半導体素子の背面に印刷法を用いて形成したことを特徴とするものである。

【0024】また、請求項9記載の発明は、請求項6記載の半導体装置の製造方法において、前記背面コート部材としてシート状のコート部材を用い、該シート状の背面コート部材を前記半導体素子の背面に貼着したことを特徴とするものである。

【0025】また、請求項10記載の発明は、請求項6乃至9のいずれか1項に記載の半導体装置の製造方法に

において、前記封止樹脂の形成後、前記背面コート部材に捺印処理を行なうことを特徴とするものである。

【0026】上記した各手段は、次のように作用する。

【0027】請求項1記載の発明によれば、半導体素子の背面に背面コーティング部材を設け、この背面コーティング部材が外部に向け露出するよう構成したため、半導体素子の背面は背面コーティング部材により保護される。これにより、例えばハンドリング装置等が半導体装置に接触する際、その機械的ストレスを緩和することが可能となり、半導体素子の損傷を抑制することができる。

【0028】また、請求項2記載の発明のように、背面コーティング部材の厚さは10 $\mu$ m以上30 $\mu$ m以下に設定することが望ましく、この厚さとするにより半導体素子の背面保護を確実に行なうことができる。

【0029】また、請求項3記載の発明によれば、背面コーティング部材が弾性を有する材質とされることにより、この背面コーティング部材は緩衝材として機能する。このため、半導体素子の背面に外力が印加されても、この外力は背面コーティング部材が弾性変形することにより吸収されるため、半導体素子の損傷を防止することができる。

【0030】また、請求項4記載の発明によれば、背面コーティング部材上に捺印をしたことにより、半導体素子の背面に直接捺印を行なう構成に比べ、捺印の視認性を向上させることができる。

【0031】また、請求項5記載の発明によれば、背面コーティング部材の外周部を封止樹脂により保持した構成としたことにより、背面コーティング部材が半導体素子から離脱することを防止でき、半導体装置の信頼性を向上させることができる。

【0032】また、請求項6記載の発明によれば、半導体素子の背面に弾性を有する背面コート部材を形成した後、封止樹脂を形成する工程を実施するため、封止樹脂を形成するのに使用する金型は直接半導体素子に接触することはなく、金型は弾性を有した背面コート部材に当接した状態で樹脂の封止処理を行なうこととなる。このため、金型と半導体素子との間に微小な間隙が形成されることを防止でき、よって半導体素子の背面にバリが発生することを防止することができる。また、金型は弾性を有する背面コート部材と当接するため、金型の表面加工の擦れによる剥がれを抑制することができる。

【0033】また、請求項7記載の発明のように、背面コート部材はスピンコート法を用いて形成してもよい。また、請求項8記載の発明のように、背面コート部材は印刷法を用いて形成してもよい。また、請求項9記載の発明のように、背面コート部材としてシート状のコート部材を用い、このシート状の背面コート部材を半導体素子の背面に貼着する構成としてもよい。

【0034】また、請求項10記載の発明によれば、封

止樹脂の形成後、背面コート部材に捺印処理を行なうことにより、捺印の視認性を向上させることができる。

【0035】

【発明の実施の形態】次に、本発明の実施の形態について図面と共に説明する。

【0036】図4及び図5は、本発明の一実施例である半導体装置20を説明するための図である。図4は半導体装置20の断面図であり、図5は半導体装置20の平面図である。

【0037】半導体装置20は、大略すると半導体素子22、インターポーザ23、封止樹脂24等により構成されている。半導体素子22は例えばD-RAM等のメモリ素子であり、中央部分に電極パッド30が形成された構成とされている。この半導体素子22は、後述するポスト材25によりインターポーザ23上に搭載される。

【0038】この搭載の際、半導体素子22の回路形成面（即ち、電極パッド30の形成面）は、インターポーザ23に対向するよう配設される。即ち、半導体素子22はインターポーザ23にフェイスダウン構造で搭載される構成とされている。

【0039】インターポーザ23は、半導体素子22と後述する半田ボール27とを電気的に接続する機能するものであり、上部より絶縁性樹脂よりなる基材31、配線層32、及び絶縁層33が積層された構成とされている。基材31は例えばポリイミドにより形成されており、半導体素子22の電極パッド30と対向する位置には中央開口42（図9参照）が形成されている。配線層32は例えば銅箔を所定のパターンに形成したものであり、その内側端部と電極パッド30との間にはAuワイヤ26がワイヤーボンディングされると共に他端部には半田ボール27が接合される。

【0040】この配線層32と電極パッド30との間にAuワイヤ26を配設する際、前記のように半導体素子22はインターポーザ23にフェイスダウンされた状態で搭載される構成とされているため、Auワイヤ26のループ高さを低く、かつその長さを短くすることができる。よって、半導体装置20の小型・低背化を図ることができると共に、半導体素子22とインターポーザ23間における電気特性（特に、高周波特性）の向上を図ることができる。

【0041】一方、絶縁層33は感光性を有した絶縁性樹脂であり、半田ボール27の接合位置には小孔43

（図9参照）が形成されている。また、Auワイヤ26が配線層32と接合される部位においても、絶縁層33は取り除かれた構成とされている。この絶縁層33は、配線層32を保護する機能を奏する。

【0042】上記のように、インターポーザ23として、ポリイミドテープよりなる基材31、配線層32、及び絶縁層33を積層した構造のものをを用いたことによ

り、インターポーザ 23 は TAB (Tape Automated Bonding) テープと同様の構成となる。よって、配線層 32 を高密度に形成することが可能となり、半導体装置 20 の小型化及び半導体素子 22 の多ピン化に対応することができる。

【0043】半田ボール 27 は、外部接続端子として機能するものである。この半田ボール 27 は、絶縁層 33 に形成された小孔 43 を介して配線層 32 と接合され、これにより半導体素子 22 は Au ワイヤ 26、インターポーザ 23 を介して半田ボール 27 と電氣的に接続された構成となる。

【0044】ポスト材 25 は、例えば熱硬化性の樹脂により形成されている。この熱硬化性樹脂よりなるポスト材 25 は加熱処理されることにより接着力が発生し、その下面はインターポーザ 23 に接着し、また上面は半導体素子 22 と接着する。そして、その後冷却することにより、半導体素子 22 はポスト材 25 を介してインターポーザ 23 に搭載された状態となる。

【0045】このように、ポスト材 25 により半導体素子 22 とインターポーザ 23 とを接合することにより、半導体素子 22 とインターポーザ 23 との固定を確実に行うことができる。また、この固定状態において、半導体素子 22 とインターポーザ 23 との間には、ポスト材 25 の高さに対応した空間部が形成される。

【0046】封止樹脂 24 は、少なくとも半導体素子 22 とインターポーザ 23 とを接続する Au ワイヤ 26 を封止するよう配設されている。具体的には、封止樹脂 24 は半導体素子 22 の背面 22a を除いた他の全ての面を覆うよう形成されている。

【0047】この封止樹脂 24 は、後述するように金型 45 を用いてトランスファーモールドすることにより形成される。この際、前記したように半導体素子 22 とインターポーザ 23 との間にはポスト材 25 により空間部が形成されているため、モールド時に封止樹脂 24 は半導体素子 22 とインターポーザ 23 との離間部分内にも充填される。

【0048】ところで、半導体装置 20 は半導体素子 22 が動作することにより交替的に熱が発生する。また、半導体素子 22 と、半導体装置 20 を実装する実装基板（図示せず）との熱膨張率は異なっている。このため半導体素子 22 と実装基板との熱膨張差に起因して、半導体装置 20 と実装基板との接合位置（即ち、半田ボール 27 による接合位置）に発生する応力が問題となる。

【0049】しかしながら、本実施例では封止樹脂 24 の熱膨張率を実装基板の熱膨張率と整合させた構成としている。この封止樹脂 24 の熱膨張率の調整は、封止樹脂 24 に混入するフィラーの種類及び混入量により制御することが可能である。よって、フィラーの制御を行ない封止樹脂 24 と実装基板の熱膨張率を略等しくすることにより、実装基板と封止樹脂との間における熱膨張差

を実質的に無くすることができ、半田ボール 27 に接合不良が発生することを防止できる。これにより、半導体装置 20 の実装信頼性の向上を図ることができる。

【0050】ここで、半導体装置 20 における半導体素子 22 の背面 22a に注目すると、本実施例では半導体素子 22 の背面 22a に背面コート部材 29 が設けられた構成とされている。従って、半導体装置 20 は、半導体素子 22 の背面 22a が直接外部に露出した構成とはされておらず、背面 22a に配設された背面コート部材 29 が外部に向け露出した構成とされている。

【0051】この背面コート部材 29 は熱硬化性の樹脂（例えば、エポキシ系の樹脂）であり、半導体素子 22 の背面 22a の全面を覆うよう形成されている。この背面コート部材 29 は、硬化した状態であっても半導体素子 22 の材料（シリコン）に比べて大きな弾性を有する材料が選定されている。また、背面コート部材 29 の厚さは、10  $\mu\text{m}$  以上 30  $\mu\text{m}$  以下の範囲に設定されている。

【0052】このように背面コート部材 29 を設けることにより、半導体素子 22 の背面 22a は背面コート部材 29 により保護された構成となる。よって、半導体装置 20 の製造時、試験時、梱包時、或いは顧客での実装時等において、ハンドリングマシン等が背面 22a に接触し外力が印加されたとしても、この外力は弾性を有した背面コート部材 29 に印加されることとなる。

【0053】従って、この外力により生ずる機械的ストレス（応力）は、弾性を有した背面コート部材 29 が弾性変形することにより緩和され、半導体素子 22 に直接印加されることはない。これにより、半導体素子 22 に損傷が発生することを防止でき、半導体装置 20 の信頼性を向上させることができる。

【0054】この際、上記の機械的ストレスの影響を確実に無くするためには、背面コート部材 29 の厚さは 10  $\mu\text{m}$  以上であることが望ましい。また、半導体装置 20 の薄型化を図る面からは、背面コート部材 29 の厚さは 30  $\mu\text{m}$  以下に設定することが望ましい。

【0055】ところで、半導体装置には製造工場、製造番号等を示す捺印がされ、この捺印の位置は実装後もこれを確認できるように通常半導体装置の背面に選定される。しかしながら、図 1 及び図 2 を用いて説明した従来の半導体装置 1 では、露出した半導体素子 2 の背面 2a に捺印 8 を行なっていた。半導体素子 2 はシリコンであるため透明であり、この透明な背面 2a に捺印 8 を行なっても視認性が悪かった。

【0056】しかしながら本実施例では、図 5 に示すように、半導体素子 22 の背面 2a に形成された背面コート部材 29 上に捺印 28 を印字する構成とした。背面コート部材 29 は、上記したように樹脂であり容易に着色することができる。よって、着色された背面コート部材 29 に捺印 28 を印字することにより、捺印 28 の視認

性を向上させることができる。

【0057】続いて、上記構成とされた半導体装置20の製造方法について説明する。図6乃至図11は、半導体装置20の製造方法を製造工程順に示している。半導体装置20を製造するには、図6に示すように、先ず予め回路形成されたウェーハ40の背面側をバックグラインドする（バックグランド工程）。具体的には、回路形成されたウェーハ40をステージ35に固定し、その上で研磨部材36を用いてウェーハ40の背面を研磨する。このバックグランド工程を実施することにより、ウェーハ40の厚さを半導体装置20に組み込む所定厚

さとする。【0058】バックグランド工程が終了すると、続いてウェーハ40の背面に背面コート部材29を形成する背面コート処理工程を実施する。本実施例では、ウェーハ40の背面に背面コート部材29を形成するのに、図7に示すようにスピコート法を用いている。

【0059】このスピコート法では、ウェーハ40をモータ38により回転するチャック37に装着して回転させると共に、ディスペンサ39より背面コート部材29をウェーハ40の背面に滴下する。滴下された液状の背面コート部材29は、ウェーハ40が回転しているため遠心力により伸び広がり、均一の厚さ（10μm以上30μm以下の範囲）となる。

【0060】背面コート処理工程が終了し、ウェーハ40に背面コート部材29が形成されると、図8に示すようにダイシング処理工程が実施され、ウェーハ40はダイサ41により各半導体素子22に個片化される。このように個片化された半導体素子22（背面コート部材29が形成されている）は、図9に示すようにポスト材25を介してインターポーザ23に搭載される（チップ搭載工程）と共に、図10に示すようにAuワイヤ26がワイヤーボンディングされる（接続工程）。

【0061】上記のチップ搭載工程及び接続工程が終了すると、続いて半導体素子22を搭載したインターポーザ23は、図11に示すように金型45（上金型45Aと下金型45Bとよりなる）に装着され、封止樹脂24を形成する封止工程が実施される。この際、半導体素子22の背面22aには背面コート部材29が配設されているため、装着状態において半導体素子22の背面22aは直接上金型45Aのキャビティ46に当接することではなく、弾性を有した背面コート部材29を介してキャビティ46と対峙する構成となる。そして、この状態において封止樹脂24が注入され、トランスファーマールドが行なわれる。

【0062】このように本実施例では、半導体素子22の背面22aに弾性を有する背面コート部材29を形成した後に封止樹脂24を形成するため、封止樹脂24を形成するのに使用する金型45は硬い半導体素子22に直接接触することではなく、背面コート部材29に当接し

た状態で封止樹脂24の封止処理を行なうこととなる。このため、金型45と半導体素子22との間に微小な間隙が形成されることを防止でき、よって半導体素子22の背面22aに樹脂バリが発生することを防止できる。また、金型45は弾性を有する背面コート部材29と当接するため、金型45の表面加工（例えば、離型加工等）の擦れによる剥がれを抑制することができる。

【0063】更に、半導体素子22に背面コート部材29を形成した後に封止樹脂24を形成することにより、背面コート部材29の外周部は封止樹脂24により保持された構成となる（図4及び図5参照）。従って、背面コート部材29が半導体素子22から離脱することを防止でき、半導体装置20の信頼性を向上させることができる。

【0064】上記の封止工程が終了すると、封止樹脂24が形成された半導体素子22及びインターポーザ23は金型45から取り出され、インターポーザ23の小孔43に半田ボール27が配設され、また背面コート部材29に捺印28が印字され、これにより図4及び図5に示す半導体装置20が製造される。この際、前記のように捺印28は背面コート部材29に印字されるため、捺印28の視認性を向上させることができる。

【0065】図12は、本発明者が実施した半導体装置20の信頼性試験を説明するための図である。本信頼性試験では、本実施例に係る半導体装置20を基台49上に装着し、その上部から落下治具48（重さ：5g）を半導体装置20の背面に異なる高さから落下させ、そのときの半導体装置20の外観を観察することを行なった。また、比較のために、図1及び図2に示す背面コート部材29を設けない半導体装置1（従来例という）についても同様の試験を実施した。尚、サンプル数はそれぞれ5個とした。

【0066】図13は、上記実験の結果を示している。同図に示すように、従来例では落下高さ20mm以上の全てにおいて、外観に傷がついたりクラックが発生したりした。これに対し、本実施例に係る半導体装置20では、落下高さ20mm～50mmの全てにおいて不良は発生しなかった。よって、本実験結果より、背面コート部材29を設けることにより、半導体装置20の信頼性を向上できることが証明された。

【0067】尚、上記した実施例では、ウェーハ40（半導体素子22）の背面に背面コート部材29を設けるのにスピコート法を用いた例（図7）を示したが、背面コート部材29の形成はスピコート法に限定されるものではない。具体的には、図14に示すように、印刷法を適用し、スキージ47を用いて背面コート部材29をウェーハ40の背面に配設することとしてもよい。また、図15に示すように、背面コート部材をシード状とし、このシード状背面コート部材50をウェーハ40に接着剤を用いて、或いは熱印加することにより直接貼

着する構成としてもよい。

【0068】また、上記した実施例では、半導体素子 22 とインターポーザ 23 を Auワイヤ 26 で電氣的に接続した構成を示したが、半導体素子 22 とインターポーザ 23 の電氣的接続は Auワイヤ 26 に限定されるものではなく、突起電極（半田バンプ、スタッドバンプ、メッキバンプ等）を用いて接続する構成としてもよい。

【0069】

【発明の効果】上述の如く本発明によれば、次に述べる種々の効果を実現することができる。

【0070】請求項 1 及び請求項 2 記載の発明によれば、半導体素子の背面は背面コーティング部材により保護されるため、半導体素子に印加される機械的ストレスを緩和することが可能となり、半導体素子の損傷を抑制することができる。

【0071】また、請求項 3 記載の発明によれば、背面コーティング部材は緩衝材として機能するため、半導体素子の背面に外力が印加されてもこの外力は背面コーティング部材が弾性変形することにより吸収され、よって半導体素子の損傷を防止することができる。

【0072】また、請求項 4 記載の発明によれば、背面コーティング部材上に捺印をしたことにより、半導体素子の背面に直接捺印を行なう構成に比べ、捺印の視認性を向上させることができる。

【0073】また、請求項 5 記載の発明によれば、背面コーティング部材が半導体素子から離脱することを防止でき、半導体装置の信頼性を向上させることができる。

【0074】また、請求項 6 乃至請求項 9 記載の発明によれば、金型と半導体素子との間に微小な間隙が形成されることを防止でき、よって半導体素子の背面にバリが発生することを防止することができる。また、金型は弾性を有する背面コート部材と当接するため、金型の表面加工の擦れによる剥がれを抑制することができる。

【0075】また、請求項 10 記載の発明によれば、封止樹脂の形成後、背面コート部材に捺印処理を行なうことにより、捺印の視認性を向上させることができる。

【図面の簡単な説明】

【図 1】従来の一例である半導体装置の断面図である。

【図 2】従来の一例である半導体装置の平面図である。

【図 3】従来の一例である半導体装置の製造方法を説明するための図である。

【図 4】本発明の一実施例である半導体装置の断面図である。

【図 5】本発明の一実施例である半導体装置の平面図である。

【図 6】本発明の一実施例である半導体装置の製造方法

を説明するための図であり、バックグラインド工程を説明するための図である。

【図 7】本発明の一実施例である半導体装置の製造方法を説明するための図であり、背面コート処理工程を説明するための図である。

【図 8】本発明の一実施例である半導体装置の製造方法を説明するための図であり、ダイシング処理工程を説明するための図である。

【図 9】本発明の一実施例である半導体装置の製造方法を説明するための図であり、チップ搭載工程を説明するための図である。

【図 10】本発明の一実施例である半導体装置の製造方法を説明するための図であり、接続工程を説明するための図である。

【図 11】本発明の一実施例である半導体装置の製造方法を説明するための図であり、封止工程を説明するための図である。

【図 12】本発明の一実施例である半導体装置の信頼性試験方法を説明するための図である。

【図 13】本発明の一実施例である半導体装置の効果を説明するための図である。

【図 14】背面コート処理工程の他実施例を説明するための図である（その 1）。

【図 15】背面コート処理工程の他実施例を説明するための図である（その 2）。

【符号の説明】

20 半導体装置

22 半導体素子

23 インターポーザ

24 封止樹脂

25 ポスト材

26 Auワイヤ

27 半田ボール

28 捺印

29 背面コート部材

36 研磨部材

39 ディスペンサー

40 ウェーハ

41 ダイサ

45 金型

45A 上金型

45B 下金型

46 キャビティ


47 スキージ

50 シード状背面コート部材




【図 1】

従来の一例である半導体装置の断面図




【図 2】

従来の一例である半導体装置の平面図




【図 3】

従来の一例である半導体装置の製造方法を説明するための図




【図 4】

本発明の一実施例である半導体装置の断面図




【図 5】

本発明の一実施例である半導体装置の平面図




【図 6】

本発明の一実施例である半導体装置の製造方法を説明するための図であり、バックグラウンド工程を説明するための図




【图 8】

本発明の一実施例である半導体装置の製造方法を説明するための図であり、ダイシング処理工程を説明するための図



【図 10】


【図9】



【圖 1 1】

【图 12】

29 窒素エポキシ樹脂  
45A(45) 上金膜  
22 井筒体素子  
23 ゲート  
24 絶縁層  
45B(45) 下金膜  
26 Auワイヤ  
25 ポスト  
10




【図13】

本発明の一実施例である半導体装置の効果を説明するための図

落下高さ	外観検査	
	実施例	従来例
10mm	—	0/5
20mm	0/5	3/5
30mm	0/5	2/5
40mm	0/5	4/5
50mm	0/5	4/5


【図14】

背面コート処理工程の他の実施例を説明するための図（その1）



【図15】

背面コート処理工程の他の実施例を説明するための図（その2）



フロントページの続き

(72)発明者 岡田 晃  
神奈川県川崎市中原区上小田中4丁目1番  
1号 富士通株式会社内

(72)発明者 福永 秀一郎  
鹿児島県薩摩郡入来町副田5950番地 株式  
会社九州富士通エレクトロニクス内  
Fターム(参考) 5F044 LL13 RR08 RR18 RR19  
5F061 AA02 CA05 CA12 CA21 CB13  
GA01